Intel揭示10nm SuperFin電晶體技術、Xe-HPG遊戲專用GPU與Alder Lake混合式架構

2020年8月13日星期四下午9:00:43 [台北標準時間]

羽神翼

Intel Architecture Day 2020

Intel 首席架構師 Raja Koduri 和其團隊於 Architecture Day 2020（架構日）正式公開全新的製成節點技術：10nm SuperFin，以及 Willow Cove 微架構、次世代平台 Alder Lake，和專為遊戲和光線追蹤加速運算設計的 X^e-HPG GPU。

10nm SuperFin 技術

Intel Architecture Day 2020

經過多年來持續在 FinFET 電晶體技術方面精益求精的努力，Intel 正重新定義該技術，以實現史上最大的單節點內技術升級，提供等同轉換至全新製程節點技術的效能改進。10nm SuperFin 技術將 Intel 增強型 FinFET 電晶體與 Super MIM 電容器結合在一起。

SuperFin 技術於源極／汲極提供增強的磊晶，改進柵極製程和額外的柵極間距，透過以下方式實現更高的效能：

提升源極和汲極結構的磊晶生長，從而提升應力並減小電阻，以允許更多電流通過通道
改進柵極製程以驅動更高的通道遷移率，使得電荷載子更快速地移動。
額外的柵極間距選項，可為需要極致效能的特定晶片功能提供更高的驅動電流。
新型薄阻障層將通孔電阻降低了 30%，增強了互連效能。
與業界標準相比，Intel 的 Super MIM 電容於相同的佔用面積，提供 5 倍的容值，從而降低電壓驟降情況，並顯著提高產品效能。該技術由一種新型 Hi-K 介電材料所實現，該材料堆疊在厚度僅為數 Å（埃，10 分之 1 奈米）的超薄層中，形成重複的「超晶格」結構。這是一項業界首創的技術，領先於其他製造商的現有製程能力。

代號為 Tiger Lake 的 Intel 次世代筆電處理器將以 10nm SuperFin 技術為基礎。Tiger Lake 目前正在生產並出貨給預計在年底節慶季節推出 OEM 系統的客戶。

Hybrid Bonding（混合接合）封裝技術

Intel Architecture Day 2020 - Packing Technology Roadmap — 封裝技術 Roadmap

混合接合是一種可取代當今大多數封裝技術中使用的傳統「熱壓」接合的替代技術。這項新技術可實現極為先進的 10µm 以下凸點間距（含 10µm），進而提供更高的互連密度、頻寬和更低的功耗。混合接合測試晶片已於 2020 年第二季投片。

Willow Cove 和 Tiger Lake CPU 架構

Intel Architecture Day 2020 - Willow Cove Core — Willow Cove 核心

Intel Architecture Day 2020 - Tiger Lake SoC — Tiger Lake SoC 架構

Willow Cove 是 Intel 的次世代CPU微架構。採用最新的製程，10nm SuperFin 技術，並植基於 Sunny Cove 微架構之上，Willow Cove 帶來了超過一個世代的 CPU 效能提升幅度，以及大幅度改善時脈表現和提升電力效率。並為更大的 non-inclusive 1.25MB L2 快取，導入重新設計的快取架構，並透過 Intel Control-flow Enforcement Technology（控制流強制技術）增強了安全性。

Tiger Lake 將在關鍵向量運算方面提供智慧效能和突破性的進步。透過 CPU、AI 加速器最佳化，以及首款整合 X^e-LP 繪圖為架構的系統單晶片架構，Tiger Lake 將帶來超過一個世代的 CPU 效能提升幅度、大幅度改善 AI 效能、繪圖效能的巨大躍升，並在系統單晶片當中享有完整的最佳 IP 組合，例如新的整合式 Thunderbolt 4。

Tiger Lake 系統單晶片架構提供：

全新 Willow Cove CPU 核心：利用 10nm SuperFin 技術進展顯著提升頻率
最多達 96 個 EU（執行單元）的新型 X^e 繪圖，顯著提升每瓦效率
電源管理：一致性結構中的自律 DVFS，提高 FIVR 效率
架構和記憶體：一致性結構頻寬增加 2 倍，記憶體頻寬約達 86GB/s，經過驗證的 LP4x-4267、DDR4-3200；LP5-5400 架構相容性
GNA 2.0 專用 IP，可從 CPU 卸載並進行低功耗神經網路推論。與單純使用 CPU 相比，使用 GNA 的 CPU 使用率降低約 20%（噪音抑制工作負載）
IO-CPU 整合 TB4 / USB4、PCIe Gen 4，可替裝置實現低延遲、高頻寬的記憶體存取
顯示器：於多個高解析度畫面和記憶體之間，提供最高達 64GB/s 的同步頻寬。與記憶體之間提供專用結構通道，用來確保服務品質
IPU6：可支援多達 6 個 4K/30p 視訊串流、2700 萬畫素感光元件；最高提供 4K/90p 和 4200 萬畫素影像架構相容能力

混合式架構 Alder Lake

Intel Architecture Day 2020 - CPU Core Roadmap — CPU 核心 Roadmap，Alder Lake 預定 2021 年登場

Alder Lake 將結合英特爾即將推出的 Golden Cove 和 Gracemont 兩種架構，並進行最佳化以提供出色的每瓦效能。

X^e 繪圖架構

Intel Architecture Day 2020

X^e 是 Intel 接下來的 GPU 重點產品，從用途和數量級來區分，共有 X^e-HPC、X^e-HP、X^e-HPG 和 X^e-LP 等 4 款。

首度亮相的 X^e 微架構新版本則是 X^e-HPG，這是一款為遊戲最佳化的微架構，結合 X^e-LP 良好的效能/功耗元素，加上 X^e-HP 的規模優勢加大組態，並從 X^e-HPC 最佳化運算頻率。為提升每單位成本的效能，加入基於 GDDR6 的新記憶體子系統，且 X^e-HPG 將支援光線追蹤加速功能，預計於 2021 年開始出貨。

Intel Graphics Command Center (IGCC) 導入即時遊戲調整和遊戲銳化等新功能。

即時遊戲調整是針對各款遊戲特別調整的驅動程式，修正和最佳化可以比以前更快地推送給終端使用者，無需下載和安裝完整的驅動程式，使用者僅需針對每個遊戲執行一次選擇加入即可。
遊戲銳化為一項新的後處理功能，使用感知調整式銳化功能來銳化遊戲影像。這是一種基於運算著色器的適應性銳化演算法，可提高遊戲影像的清晰度。此功能對於使用解析度縮放以平衡效能和影像品質的遊戲特別有用，並且是 IGCC 當中的可選功能。

X^e-LP 是英特爾用於 PC 和行動運算平台的最高效架構，具備多達 96 個 EU，並擁有新的架構設計，包括非同步運算，視圖實體化，取樣器回饋，更新支援 AV1 的媒體引擎和更新的顯示引擎。經過最佳化的 X^e-LP（低功耗）微架構和軟體，可為行動平台提供高效率的效能。

透過即時遊戲調整、擷取與串流、影像銳化等技術，X^e-LP 帶來新的終端使用者功能。軟體最佳化方面，透過新的 DX11 路徑和最佳化編譯器來改進驅動程式。

首款以 X^e 架構為基礎，代號為 DG1 的獨立 GPU 已開始投產，預計在 2020 年開始出貨。具備前期存取權限的使用者現在可透過 Intel DevCloud 取得 DG1 可用資源。正如年初在 CES 所披露的資訊，DG1 將是英特爾為 PC 提供的首款，基於 X^e-LP 微架構的獨立 GPU。

Intel Server GPU (SG1) 是英特爾針對資料中心，第一款以 X^e 架構為基礎的獨立 GPU。SG1 將 4 個 DG1 效能以 small form factor 的規格帶進資料中心，其目標是實現低延遲、高密度 Android 雲端遊戲和影片串流。SG1 將在近期內開始量產，並於今年稍晚出貨。

X^e-HP 是業界首款多重砌磚式(multi-tiled)、高度可擴展的高效能架構，可提供資料中心機架層級的媒體效能、GPU 可擴展性和 AI 最佳化。如同多核心 CPU 的概念，運算範圍能夠於 1 個裸晶區塊，或是 2 個、4 個區塊之間動態調整。第一款 X^e-HP 晶片已於實驗室完成啟動測試。

X^e-HP 單一區塊對 10 個完整高畫質 4K 影片串流進行轉碼，效能可達 60 fps，此外還展示了 X^e-HP 在多個區塊上的運算可擴展性。Intel 正與主要客戶一同測試 X^e-HP，並計劃在 Intel DevCloud 中為開發人員提供 X^e-HP 資源，預計於 2021 年上市。

Tags: #Intel #SuperFin #10nm #Xe-HPG #AlderLake #TigerLake #WillowCove #CPU #GPU

科技硬體